

Aufgabe 1 – Fehlertoleranz (15 P)

a) P1 prüft {1,3,5,7}, P2 prüft {2,3,6,7}, P4 prüft {4,5,6,7}. Gerade Parität.

Wort-Nr.	P1	P2	D3	P4	D5	D6	D7
1	0	1	1	0	0	1	1
2	1	1	0	0	1	1	0
3	0	1	1	1	1	0	0
4	1	1	0	1	0	0	1
5	1	1	1	1	1	1	1

b) Hamming-Bedingung: $2^r \geq r + d + 1$, mit $d = 57$.

r	2^r	r + 58	Erfüllt?
5	32	63	Nein
6	64	64	Ja

Antwort: 6 Prüfbits.

c)

Wahrscheinlichkeit des korrekten Funktionierens	p = 0,925	p = 0,5
TMR	0,97843	0,67375
FMR	0,97632	0,49000

Aufgabe 2 – Cache-Grundlagen (18 P)

a)

Feld	Bits	Berechnung
Word/Byte	8	$\log_2(256) = 8$
Line	12	$\log_2(2^{20} / 2^8) = 12$
Tag	12	$32 - 8 - 12 = 12$

2) Anzahl Cache-Zeilen: $2^{20} / 2^8 = 2^{12} = 4096$

c)

1) Bytes/Zeile: $2^9 = 512$ Byte

2) Anzahl Cache Zeilen: Cache Größe/WORD-BYTE: $2^{23} / 2^9 = 2^{14}$
 $2^{14} / 2^{12} = 2^2 = 4$ -Wege teil-assoziativ

Aufgabe 3 – Speicher (12 P)

a)

Dateiname	Dateigröße [B]	Sektoren	Verschnitt [B]
datei_a	183 500	$183500/4096 = 45$	$45 \cdot 4096 - 183500 = 820$
datei_b	4 096	1	0
datei_c	7 777	$7777/4096 = 2$	$2 \cdot 4096 - 7777 = 415$

b)

8 Scheiben · 2 Seiten = 16 Spurenflächen.

Kapazität = $16 \cdot 2048 \cdot 512 \text{ B} = 16\,777\,216 \text{ B} = 16 \text{ MiB}$

Aufgabe 4 – Adressierungsarten & Stacknotation (13 P)

a) R2 = 100

Lese-Zugriff	Wert
LOAD DIRECT 400	250
LOAD INDIRECT 400	380
LOAD IMMEDIATE 77	77
LOAD REGISTER-MODE R1	200
LOAD INDEXED-MODE 100 R2	500
LOAD BASED-INDEXED-MODE R1 R2	130
LOAD INDIRECT-REGISTER-MODE R1	620

Speicher[200]=500, Speicher[250]=380, Speicher[300]=130, Speicher[400]=250, Speicher[500]=620

b)

1) Postfix → Infix: $a \ b \ c \ + \ * \ d \ -$

Ergebnis: $(a \ * \ (b \ + \ c)) \ - \ d$

2) Infix → Postfix: $b \ - \ (c \ + \ d) \ * \ e$

Ergebnis: $b \ c \ d \ + \ e \ * \ -$

Aufgabe 5 – Parallelität & Abhängigkeiten (18 P)

Taktzyklus	AE1	AE2	AE3
1	I1	I2	I3
2	I4	I5	I7
3	I6	I8	-
4	I9	I10	-

4 Taktzyklen.

2) Kritischer Pfad: I1 → I7 → I8 → I10 (Länge 4). Minimum: 4 Taktzyklen.

b) Abhängigkeiten:

Typ	Abhängigkeit
RAW	I1 → I2 (P10)
RAW	I1 → I6 (P10)
RAW	I2 → I4 (P40)
RAW	I3 → I4 (P20)
RAW	I3 → I6 (P20)
RAW	I5 → I6 (P10)
WAW	I1 → I5 (P10)
WAR	I1 → I3 (P20)
WAR	I1 → I6 (P30)
WAR	I2 → I4 (P50)
WAR	I2 → I5 (P10)
WAR	I5 → I6 (P30)

Aufgabe 6 – Cache-Kohärenz (MESI) (12 P)

a)

Nr.	C1	C2	C3	CM	Korrekt?
1	M	I	I	V	Ungültig – M erfordert CM=I
2	S	S	I	V	Gültig
3	I	E	I	I	Ungültig – E erfordert CM=V
4	S	M	I	I	Ungültig – M und S gleichzeitig unmöglich

b)

Schritt	Operationen	CLA: C1	CLA: C2	CLA: C3	CLA: CM
Start	–	I	E	I	V
1	P1: read VA	S	S	I	V
2	P3: write VA	I	I	M	I
3	P2: read VA	I	S	S	V
4	P1: write VA	M	I	I	I
5	P3: read VA	S	I	S	V

Aufgabe 7 – ISA/IJVM & Mic-1 (12 P)

a) Takt 200 MHz → T = 5 ns/Takt.

Instruktion	Taktzyklen (Mic-1)
BIPUSH 3	4
ILOAD A	5
IADD	4
DUP	2
ILOAD B	5
ISUB	4
ISTORE C	6
Gesamt	30 Takte → $30 \cdot 5 \text{ ns} = 150 \text{ ns}$

Gesamtausführungszeit: 150 ns

b)

Byte-Nr.	Hex	Mnemonics	Stack nach Ausführung
1-2	0x15 0x09	ILOAD B	[B]
3	0x59	DUP	[B, B]
4-5	0x10 0x06	BIPUSH 6	[B, B, 6]
6	0x60	IADD	[B, B+6]
7	0x59	DUP	[B, B+6, B+6]
8-9	0x15 0x0B	ILOAD D	[B, B+6, B+6, D]
10	0x64	ISUB	[B, B+6, B+6-D]
11-12	0x10 0x04	BIPUSH 4	[B, B+6, B+6-D, 4]
13	0x60	IADD	[B, B+6, B+10-D]
14-15	0x36 0x0A	ISTORE C	$C = B+10-D$; [B, B+6]

3) Stack nach Byte 6 (IADD): [B, B+6]

4) Stack nach Byte 10 (ISUB), B=5: Stack vor ISUB = [5, 11, 11, D] → [5, 11, 11-D]

5) C bei B=8, D=3: $C = 8 + 10 - 3 = 15$

Maximale Stapelhöhe: 4 Elemente nach Byte 9 (ILOAD D).